(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年12月23日(23.12.2004)

PCT

(10) 国際公開番号 WO 2004/111890 A1

(51) 国際特許分類7:

G06F 17/50

(21) 国際出願番号:

PCT/JP2004/008763

(22) 国際出願日:

2004年6月16日(16.06.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-170749 2003年6月16日(16.06.2003)

(71) 出願人(米国を除く全ての指定国について): 日本電気 株式会社 (NEC CORPORATION) [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 Tokyo (JP).

出願人 (日本についてのみ): 株式会社NEC情報 システムズ (NEC INFORMATEC SYSTEMS, LTD.) [JP/JP]; 〒1050014 東京都港区芝三丁目8番2号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 原田 高志 (HARADA, Takashi) [JP/JP]; 〒1088001 東京都港区芝 五丁目7番1号日本電気株式会社内 Tokyo (JP). 矢口 貴宏 (YAGUCHI, Takahiro) [JP/JP]; 〒1050014 東京都 港区芝三丁目8番2号株式会社NEC情報システ ムズ内 Tokyo (JP). 涌井章 (WAKUI, Akira) [JP/JP]; 〒1050014 東京都港区芝三丁目8番2号 株式会社 NEC情報システムズ内 Tokyo (JP). 恵谷 誠至 (EYA,

(57) Abstract: The arrangement of a capacitor is automatically examined and the board layout is optimized so as to suppress the unwanted electromagnetic wave radiation

and circuit malfunction. A printed circuit wiring board de-

signing support device comprises a layout data receiving section (11) for receiving printed circuit board layout data

through an input/output section, a section (12) for extract-

ing the structures of the power supply plane and the ground

plane, a via hole extracting section (13) for extracting a via

hole interconnecting the wirings extending over the power supply plane and the ground plane, a capacitor extracting section (14) for extracting a capacitor connected between

the power supply plane and the ground plane, a distance

measuring section (15) for measuring the distance between

the via hole and the capacitor, a database (3) where the al-

lowable distance value between the via hole and the capac-

itor in respect to the distance between the power supply

plane and the ground plane is recorded, an examination

section (16) for comparing the distance between the via hole and the capacitor with the allowable distance value, and a warning section (17) for issuing a warning when the


distance between the via hole and the capacitor is larger

than the allowable distance value.

/続葉有/

(54) Title: PRINTED CIRCUIT WIRING BOARD DESIGNING SUPPORT DEVICE, PRINTED CIRCUIT BOARD DESIGN-ING METHOD, AND ITS PROGRAM

(54) 発明の名称: プリント回路配線基板設計支援装置及びプリント回路基板設計方法並びにそのプログラム



- 2...INPUT/OUTPUT SECTION
- 3...DATABASE OF ALLOWABLE DISTANCE dp BETWEEN VIA HOLE AND CAPACITOR
- 11...LAYOUT DATA RECEIVING SECTION
- 12...PLANE STRUCTURE EXTRACTING SECTION
- 13...VIA HOLE EXTRACTING SECTION
- 14...CAPACITOR EXTRACTING SECTION
- 15...DISTANCE MEASURING SECTION
- 16...DISTANCE COMPARING SECTION
- 17...WARNING SECTION

(57) 要約: 不要電磁波放射や回路の誤動作を抑制す るためのキャパシタの配置を自動的に検査し、基 板レイアウトの最適化を図る。プリント回路基板 レイアウトデータを入出力部を介して入力するレ イアウトデータ入力部11と、電源プレーン、グ ランドプレーンの構造抽出部12と、電源プレー ンとグランドプレーンとを跨ぐ配線間を接続する ピアホール抽出部13と、電源プレーンおよびグ

ランドプレーン間に接続さ

[続葉有]

Seishi) [JP/JP]; 〒1050014 東京都港区芝三丁目 8 番 2 号 株式会社 N E C 情報システムズ内 Tokyo (JP). 藤本俊介 (FUJIMOTO, Shunsuke) [JP/JP]; 〒1088001 東京都港区芝五丁目 7 番 1 号 日本電気株式会社内 Tokyo (JP).

- (74) 代理人: 浜田 治雄 (HAMADA, Haruo); 〒1070062 東京都港区南青山 3 丁目 4 番 1 2 号 知恵の館 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

- SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。